開關(guān)電源的PCB設(shè)計規(guī)范
在任何開關(guān)電源設(shè)計中，PCB板的物理設(shè)計都是最后一個環(huán)節(jié)，如果設(shè)計方法不當(dāng)，PCB可能會輻射過多的電磁干擾，造成電源工作不穩(wěn)定。特別是面臨如今性能強大的開關(guān)穩(wěn)壓器和電源越來越緊湊，開關(guān)電源的開關(guān)頻率越來越高。這使得PCB的設(shè)計越來越困難。本文就這一難題提出一些建議，希望對電子設(shè)計師們有所幫助。
考慮一個將24V降為3.3V的3A開關(guān)穩(wěn)壓器。設(shè)計這樣一個10W穩(wěn)壓器初看起來不會太困難，設(shè)計人員可能很快就可以進入實現(xiàn)階段。不過，讓我們看看在采用Webench等設(shè)計軟件后，實際會遇到哪些問題。如果我們輸入上述要求，Webench會從若干IC中選出“Simpler Switcher”系列中的LM25576(一款包括3A FET的42V輸入器件)。該芯片采用帶散熱墊的TSSOP-20封裝。
Webench菜單中包括了對體積或效率的設(shè)計優(yōu)化。設(shè)計需要大容量的電感和電容，從而需要占用較大的PCB空間。Webench提供如表1的選擇。
表1：
值得注意的是，最高效率是84%，且此最高效率是當(dāng)輸入-輸出間的壓差很低時實現(xiàn)的。此例中，輸入/輸出比大于7。一般情況下，可以用兩級電路來降低級與級之間的比率，但通過兩個穩(wěn)壓器實現(xiàn)的效率不會更好。
圖1：通過兩個穩(wěn)壓器實現(xiàn)的效率不會更好。
接著，我們選PCB面積最小的最高開關(guān)頻率。高開關(guān)頻率最可能在版圖方面產(chǎn)生問題。Webench可以生成帶全部有源和無源器件的電路圖。
圖2：簡化的開關(guān)電源電路圖。
圖2所示的簡化電路圖對了解基本情況幫助甚大。看一看電流通路：把FET在導(dǎo)通狀態(tài)下的回路標(biāo)記為紅色；把FET在截至狀態(tài)下的回路標(biāo)記為綠色。我們可以觀察到兩種不同情況：有兩種顏色的區(qū)域和僅一種顏色的區(qū)域。我們必須特別關(guān)注后一種情況，因此時電流在零和滿量程之間交替變化。這些是具有高di/dt的區(qū)域。
高di/dt的交變電流將在PCB導(dǎo)線周圍產(chǎn)生顯著的磁場，該磁場將成為該電路內(nèi)其它器件甚至同一或鄰近PCB上其它電路的主要干擾源。假定這不是交變電流，那么公共電流通路并不是太重要，di/dt的影響也小得多。另一方面，隨著時間變化，這些區(qū)域?qū)⒊休d更大負(fù)載。本例中，從二極管陰極到輸出以及從輸出地到二極管陽極就是公共通路。當(dāng)輸出電容器充放電時，該電容會產(chǎn)生很高的di/dt。連接輸出電容的所有線段必須滿足兩個條件：因為電流大，因此它們的寬度要寬；為了最小化di/dt的影響，它們又必須盡量短。
PCB版圖設(shè)計要點
實際上，設(shè)計人員不應(yīng)采用把導(dǎo)線從Vout和地引至電容的方法實現(xiàn)所謂的傳統(tǒng)版圖。這些導(dǎo)線將承載很大的交變電流，因此將輸出和地直接連至電容端子是個更好的方法。這樣交替變化的電流僅表現(xiàn)在電容上。連接電容的其它導(dǎo)線現(xiàn)在承載的幾乎是恒定電流，因而與di/dt相關(guān)的任何問題得到了很好的解決。地是另一個經(jīng)常被誤解的難題。簡單地在“第2層”放置一個地平面，并將全部地線連接到這一層不會有很好的效果。
圖3：將輸出和地直接連至電容端子是個更好的方法。
讓我們看看為什么。我們的設(shè)計例子有高達3A的電流必須從地流回源(一個24V汽車電池或一個24V電源)。在二極管、COUT、CIN和負(fù)載的地連接處會有較大電流，而開關(guān)穩(wěn)壓器的地連接流經(jīng)的電流小。同樣情況也適用于電阻分壓器的參考地。若上述全部地引腳都連至一個地平面，將出現(xiàn)地線反彈現(xiàn)象。雖然很小，但電路中的敏感點(如借以獲得反饋電壓的電阻分壓器)將不會有穩(wěn)定的參考地。這樣，整個穩(wěn)壓精度將受到極大影響。實際上，隱藏在第二層地平面中的源還會產(chǎn)生“振鈴”現(xiàn)象，而且非常難以定位。
此外，大電流連接必定用到連接地平面的過孔，而過孔是另一個干擾和噪聲源。把CIN地連接作為電路輸入和輸出側(cè)所有大電流地導(dǎo)線的星型節(jié)點是個較好的解決方案。這個星型節(jié)點連接地平面和兩個小電流地連接(IC和分壓器)。
圖4：
現(xiàn)在地平面會很潔凈：沒有大電流、沒有地線反彈。所有大電流地是以星型連接到CIN地。所有設(shè)計人員必須要做的事是使(全部在PCB頂層的)地導(dǎo)線盡可能短而粗。
需要檢查的節(jié)點是那些高阻抗節(jié)點，因為它們很容易被干擾。最關(guān)鍵節(jié)點是IC的反饋管腳，其信號取自電阻分壓器。FB管腳是放大器(如LM25576)或比較器(如采用磁滯穩(wěn)壓器的場合)的輸入。在兩種情況FB點的阻抗都相當(dāng)高。因此，電阻分壓器應(yīng)放置在FB管腳的右側(cè)，從電阻分壓器中間連一條短導(dǎo)線到FB。從輸出到電阻分壓器的導(dǎo)線是低阻抗的，可用較長導(dǎo)線連至電阻分壓器。這里要緊的是布線方法而非導(dǎo)線長度。而其它節(jié)點就并非如此關(guān)鍵了。所以不必?fù)?dān)心開關(guān)節(jié)點、二極管、COUT、開關(guān)穩(wěn)壓器IC的VIN 管腳或者CIN。
布線方法
布線方法將給電阻分壓器帶來差別。該導(dǎo)線從COUT連至電阻分壓器，它的地回到COUT。我們必須確保該回路不形成一個開放區(qū)域。開放區(qū)域會起到接收天線的作用。如果我們能保證導(dǎo)線下的地平面沒有干擾，那么由導(dǎo)線和導(dǎo)線下的地以及第1層和第2層之間的一段距離圍成的區(qū)域應(yīng)該也是沒有干擾的。現(xiàn)在明白了，為什么地不應(yīng)放在第4層，因為距離顯著增加了。
另一種方法是將電阻分壓器的地連接布線在第1層，并且使兩條導(dǎo)線并行并盡可能靠近以使區(qū)域更小。這些觀點適用于信號流經(jīng)的全部導(dǎo)線：傳感器連接、放大器輸出、ADC或音頻功放的輸入。應(yīng)對每個模擬信號進行處理，以減少它們拾取噪聲的可能性。
圖5：
只要有可能就盡量縮小開放的電路板區(qū)域面積的要求對低阻抗導(dǎo)線也同樣適用；在這種情況我們有一個潛在的向PCB其它部分或其它設(shè)備發(fā)射干擾信號的源(“天線”)。需要重申的是，開放電路板區(qū)域面積越小越好。
另外兩條導(dǎo)線也很關(guān)鍵，第一條是從IC的開關(guān)輸出到二極管和電感節(jié)點；第二條是從二極管到該節(jié)點。這兩條導(dǎo)線無論是在開關(guān)導(dǎo)通還是二極管流過電流時都有很高的di/dt，所以這些導(dǎo)線應(yīng)盡可能短而粗。從該節(jié)點到電感以及從電感到COUT的導(dǎo)線就不那么關(guān)鍵。在本例中，電感電流相對恒定而且變化緩慢。我們所要做的是確保它是低阻抗點以最小化壓降。
實際樣例分析
圖6：比較好的開關(guān)電源版圖設(shè)計。
圖6是一個比較好的版圖設(shè)計。主要元件是一款與外部FET配合使用并采用MSOP-8封裝的控制器。注意CIN附近的空間，該電容的接地點直接連至二極管陽極。你無法使“電源地”內(nèi)的導(dǎo)線更短！FET[SW]可向上移動幾毫米以縮短陰極-電感-FET之間的導(dǎo)線。
COUT區(qū)域是看不到的。但我們可觀察到電阻分壓器(FB1- FB2)非常接近該IC。FB2與另一個獨立的地平面連接，IC的地管腳也作同樣處理。利用三個過孔把“信號”地連至地平面，而“電源”地也是利用三個過孔連接PCB的GND腳。這樣，“信號”地就看不到“電源”地上發(fā)生的任何地線反彈。
| 【上一個】 開放核協(xié)議—IP核在SoC設(shè)計中的接口技術(shù) | 【下一個】 開關(guān)電源EMI濾波器原理與設(shè)計研究 |
| ^ 開關(guān)電源的PCB設(shè)計規(guī)范 |